机译:用于SoC多处理器体系结构的线程并行MPEG-2,MPEG-4和H.264视频编码器
机译:H.264编码器在多核体系结构上的多层多级并行性设计和评估
机译:探索适用于嵌入式多核处理器的H.264 / AVC编码器中基于OpenMP的并行化技术
机译:用于显式通信体系结构的基于任务的并行H.264视频编码
机译:使用机器学习技术的低复杂度H.264视频编码器设计。
机译:使用提议的框架进行并行过程评估以设计和报告复杂干预的集群随机试验的过程评估
机译:H.264视频编码器的异构多处理器流水线设计